2010/09/10発売!
委託配本いたします．
ディジタル・デザイン・テクノロジ 2010年10月号増刊
論理回路の検証で用いるHDL文法とノウハウ
Verilog HDL&VHDLテストベンチ記述の初歩
B5変型判 240ページ
安岡 貴志 著
定価2,730円，雑誌コード16556-10
本書は，ハードウェア記述言語(HDL)によるテストベンチの記述にフォーカスした入門書です．本書ではテストベンチの記述の仕方を基本から説明しています．Verilog HDLとVHDLの二つのハードウェア記述言語について，テストベンチを記述するために必要な文法を解説し，多くの記述例を示しています．また，複雑な検証を効率的に進める手法についても解説しています．